搜索资源列表
travel
- 自己做的vhdl课程设计，交通灯：实现主干道倒计时，分别为30,20,5秒，分情况：当主干道有车时，红黄绿交替，当只一个道路上有车时，那个道的交通灯变绿色，利用max+plus2做成，使用flex8000,epf8282alc84_4只用加一个38译码器模块即可，使用别的板子也可以运行-VHDL to do their own curriculum design, traffic lights: the realization of the trunk road countdown, 30,20
cadre_logiciel_INF2990
- La première partie du projet doit permettre à chaque étudiant de se familiariser avec les outils de travail mis à sa disposition et de mettre en pratique les concepts de fenêtre/clô ture ainsi que l utilisation des principales primitives graphiq
cadre_logiciel_INF2990
- La première partie du projet doit permettre à chaque étudiant de se familiariser avec les outils de travail mis à sa disposition et de mettre en pratique les concepts de fenêtre/clô ture ainsi que l utilisation des principales primitives graphiq
BMPOP
- bmp图像数字处理；图像信息的统计：直方图，最大最小灰度，熵，方差，平均灰度；灰度变换：分段线性变换，阈值，直方图的均衡化；中值滤波（加噪声），梯度算子；数字卷积，增加一个过滤类；几何变换：旋转，几何校正 -bmp image digital processing image information of the statistics: histogram, max-min gray, entropy, variance, average gray gray-scale transfor
MAXPplus-II
- MAX+plus II的安装以及破解方法，和大家共享一下，有需要的拿去参考一下。-Installation as well as crack MAX+plus II, and share, there is a need to take a look.
stopwatch
- 24小时计时表和计数译码显示电路的编程，显示秒、分、小时， MAX+plus II 仿真。-24 hours stopwatch and count decoding display circuit programming, display seconds, points, hours, MAX+ plus II simulation.
ALU的VHDL设计
- 目的： ALU的VHDL设计 要求：Max+Plus II开发环境 源程序代码4位ALU的VHDL设计。
Multi-function-waveform-generator
- 本系统应用VHDL语言及MAX+PLUS II仿真软件利用自顶向下的设计思想进行设计，结合示波器加以完成一个可应用于数字系统开发或实验时做输入脉冲信号或基准脉冲信号用的信号发生器，它具结构紧凑，性能稳定，设计结构灵活，方便进行多功能组合的特点，经济实用，成本低廉。具有产生四种基本波形脉冲信号（方波、三角波、锯齿波和正弦波），且脉冲信号输出幅度及输出频率可调，对于方波信号，还可以实现占空比可调。通过软件仿真和硬件测试都得到了预期的结果。-The system using VHDL language
frequency-divider-graphic-design
- 数字系统EDA 多级分频器图形设计 熟悉和掌握MAX+PlusⅡ的编译、仿真操作。-The multi-level divider graphic design of digital systems EDA familiar with and master MAX+Plus Ⅱ compilation, simulation operation.
Digital-system-EDA
- 四位二进制数可预置可逆计数器设计 学习使用MAX+PlusⅡ文本编辑器的模板输入方法,熟悉常用语句的语法现象，掌握VHDL功能描述和结构描述的方法。-Four binary number can be preset the reversible counter design learning using a text editor MAX+Plus Ⅱ template input method, familiar with common statement syntax phenomenon
MAXplus2experimententry
- 通信工程专业里MAX+plusⅡ_实验之入门教学。-Teaching Communication Engineering MAX+plus Ⅱ _ experiment entry.
24seconds
- 24秒倒计时的vhdl程序，采用Max plus -24 seconds countdown vhdl procedures, using Max plus II
frqcounter
- 频率计vhdl代码，采用max plus -Frequency counter vhdl code using max plus II
6renqiangdaqi
- 包括做实验的所有文件打包给大家啦，MAX+plus II设计电路图，gdf文件，mod文件，报告书，一切齐全啦，当时被评为优秀成绩的，特别推荐给大家，电路绝对优秀，直接上机操作，导入电路图即可验证演示。-Including all the files packaged experiment to you friends, MAX+ plus II design schematics, gdf files, mod files, reports, everything is complete yo
dianzimimasuo
- 南京工程学院 数电课程设计 电子密码锁 所有实验文件打包.包括做实验的所有文件打包给大家啦，MAX+plus II设计电路图，gdf文件，mod文件，报告书，一切齐全啦，当时被评为优秀成绩的，特别推荐给大家，电路绝对优秀，直接上机操作，导入电路图即可验证演示。-Number of Nanjing Institute of Electrical curriculum design electronic locks files packaged all experiments, including
duogongnengshuzizhong
- 南京工程学院 数电课程设计 多功能数字钟 电路图 所有实验文件打包.zip包括做实验的所有文件打包给大家啦，MAX+plus II设计电路图，gdf文件，mod文件，报告书，一切齐全啦，当时被评为优秀成绩的，特别推荐给大家，电路绝对优秀，直接上机操作，导入电路图即可验证演示。-Number of Nanjing Institute of Electrical curriculum design electronic locks files packaged all experiments, in
jiaotongdengkongzidianlu
- 南京工程学院 数电课程设计 交通灯控制电路的设计 电路图 所有实验文件打包.zip.zip包括做实验的所有文件打包给大家啦，MAX+plus II设计电路图，gdf文件，mod文件，报告书，一切齐全啦，当时被评为优秀成绩的，特别推荐给大家，电路绝对优秀，直接上机操作，导入电路图即可验证演示。-Nanjing Institute of number of electrical curriculum design traffic light control circuit design schema
adder2
- 全加器的VHDL数据流描述，提供VHDL代码 可以用Quartus 和MAX PLUS-full adder
music_ic
- 此為VHDL之音樂IC設計，透過Max Plus II將設計結果顯示。-This is the music of IC design VHDL, designed by Max Plus II results will be displayed.
shi01
- FPGA上机文件一所以在FPGA中采用同 步设计非常重要 MAX+PLUS II可以计算出数据传输需要(fpga Several of the largest chip operating frequency I would be grateful if the output value of counter FFFFC- FE0FF simulation waveform between the print out (only EPF10K70RC240-4 chips, the maximu